Hiển thị các bài đăng có nhãn Mạch tổ hợp MSI. Hiển thị tất cả bài đăng

Bài 1:Mạch chuyển đổi mã

Kho vật Liệu 17:49:00 Điện Tử Cơ Bản , Mạch tổ hợp MSI , Tài liệu Điện Tử

Mã hóa và giải mã là như thế nào?

Mã hóa và giải mã không có gì xa lạ và là tất yếu trong đời sống chúng ta. Nó được dùng để dễ nhớ, dễ đặt, dễ làm,…là quy ước chung cũng có thể phổ biến cũng có thể bí mật. Chẳng hạn dùng chữ để đặt tên cho 1 con đường, cho 1con người; dùng số trong mã số sinh viên, trong thi đấu thể thao; quy ước đèn xanh, đỏ, vàng tương ứng là cho phép đi,đứng, dừng trong giao thông; rồi viết bức thư sử dụng chữ viết tắt, kí hiệu riêng để giữ bí mật hay phức tạp hơn là phải mã hoá các thông tin dùng trong tình báo, vv…

Thông tin đã được mã hoá rồi thì khi dũng cũng phải giải mã nó và ta chỉ giải được khi chấp nhận, thực hiện theo đúng những quy ước, điều kiện có liên quan chặt chẽ tới mã hoá. Trong mạch số, tất nhiên thông tin cũng phải được mã hoá hay giải mã ở dạng số.Trong những mục này, ta sẽ xem xét cụ thể cách thức, cấu trúc, ứng dụng của mã hoá giải mã số như thế nào.

Trong các hệ thống số kể cả viễn thông, máy tính; các đường điều khiển tuỳ chọn hay dữ liệu được truyền đi hay xử lí đều phải ở dạng số hệ 2 chỉ gồm 1 và 0; có nhiều đường tín hiệu chỉ có 1 bit như đường điều khiển mở nguồn cho mạch ở mức 1; rồi có nhiều đường địa chỉ nhiều bit chẳng hạn 110100 để CPU xác định địa chỉ trong bộ nhớ; rồi dữ liệu dạng hex gửi xuống máy in cho in ra kí tự. Tất cả các tổ hợp bit đó được gọi là các mã số (code) hay mã. Và mạch tạo ra các mã số gọi là mạch mã hoá (lập mã: encoder).

1.1 MÃ HOÁ 8 ĐƯỜNG SANG 3 ĐƯỜNG

Mạch mã hoá 8 đường sang 3 đường còn gọi là mã hoá bát phân sang nhị phân (có 8 ngõ vào chuyển thành 3 ngõ ra dạng số nhị phân 3 bit. Trong bất cứ lúc nào cũng chỉ có 1 ngõ vào ở mức tích cực tương ứng với chỉ một tổ hợp mã số 3 ngõ ra; tức là mỗi 1 ngõ vào sẽ cho ra 1 mã số 3 bit khác nhau. Với 8 ngõ vào (I₀ đến I₇) thì sẽ có 8 tổ hợp ngõ ra nên chỉ cần 3 ngõ ra (Y₂, Y₁, Y₀).

Hình 2.1.1 Khối mã hoá 8 sang 3

Bảng trạng thái mạch mã hoá 8 sang 3

Từ bảng trên, ta có :

Y0 = I1 + I3 + I5 + I7
Y1 = I2 + I3 + I6 + I7
Y2 = I4 + I5 + I6 +I7

Dựa vào 3 biểu thức trên ta có thể vẽ được mạch logic như hình dưới đây :

Hình 2.1.2 Cấu trúc mạch mã hoá 8 sang 3

1.2 MẠCH MÃ HOÁ 10 ĐƯỜNG SANG 4 ĐƯỜNG

Xét mạch hình 2.1.3

Mạch gồm bàn phím 10 phím nhấn từ SW0 đến SW9. Các phím thường hở để các đường I0 đến I9 ở thấp do có điện trở khoảng nối xuống mass. Trong 1 thời điểm chỉ có 1 phím được nhấn để đường đó lên cao, các đường khác đều ở thấp. Khi 1 phím nào đó được nhấn thì sẽ tạo ra 1 mã nhị phân tương ứng và sẽ làm sáng led nào nối với bit 1 của mã số ra đó. Mã này có thể được bộ giải mã sang led 7 đoạn để hiển thị.

Ví dụ khi nhấn phím SW2 mã sẽ tạo ra là 0010 và led hiển thị số 2. Như vậy mạch đã sử dụng 1 bộ mã hoá 10 đường sang 4 đường hay còn gọi là mạch chuyển đổi mã thập phân sang BCD.

Hình 2.1.3 Mạch mã hoá 10 sang 4 và đèn led hiển thị

Rõ ràng với 10 ngõ vào, 4 ngõ ra; đây là 1 bài toán thiết kế mạch logic tổ hợp đơn giản sử dụng các cổng nand như hình dưới đây :

Hình 2.1.4 Cấu trúc mạch mã hoá 10 sang 4

Và đây là bảng sự thật của mạch mã hoá 10 đường sang 4 đường

Trong thực tế hệ thống số cần sử dụng rất nhiều loại mã khác nhau như mã hex,nạp cho vi điều khiển, mã ASCII mã hoá từ bàn phím máy tính dạng in kí tự rồi đến các mã phức tạp khác dùng cho truyền số liệu trên mạng máy tính, dùng trong viễn thông, quân sự. Tất cả chúng đều tuân theo quy trình chuyển đổi bởi 1 bộ mã hoá tương đương.

1.3 MẠCH MÃ HOÁ ƯU TIÊN

Với mạch mã hoá được cấu tạo bởi các cổng logic như ở hình trên ta có nhận xét rằng trong trường hợp nhiều phím được nhấn cùng 1 lúc thì sẽ không thể biết được mã số sẽ ra là bao nhiêu. Do đó để đảm bảo rằng khi 2 hay nhiều phím hơn được nhấn, mã số ra chỉ tương ứng với ngõ vào có số cao nhất được nhấn, người ta đã sử dụng mạch mã hoá ưu tiên. Rõ ràng trong cấu tạo logic sẽ phải thêm 1 số cổng logic phức tạp hơn, IC 74LS147 là mạch mã hoá ưu tiên 10 đường sang 4 đường, nó đã được tích hợp sẵn tất cả các cổng logic trong nó. Kí hiệu khối của 74LS147 như hình 2.1.5 ở bên dưới:

Hình 2.1.5 IC74LS147

Bảng sự thật của 74LS147

Nhìn vào bảng sự thật ta thấy thứ tự ưu tiên giảm từ ngõ vào 9 xuống ngõ vào 0. Chẳng hạn khi ngõ vào 9 đang là 0 thì bất chấp các ngõ khác (X) số BCD ra vẫn là 1001 (qua cổng đảo nữa). Chỉ khi ngõ vào 9 ở mức 1 (mức không tích cực) thì các ngõ vào khác mới có thể được chấp nhận, cụ thể là ngõ vào 8 sẽ ưu tiên trước nếu nó ở mức thấp.

Với mạch mã hoá ưu tiên 8 đường sang 3 đường, cũng có IC tương ứng là 74LS148.

MẠCH GIẢI MÃ

Mạch giải mã là mạch có chức năng ngược lại với mạch mã hoá tức là nếu có 1 mã số áp vào ngõ vào thì tương ứng sẽ có 1 ngõ ra được tác động, mã ngõ vào thường ít hơn mã ngõ ra. Tất nhiên ngõ vào cho phép phải được bật lên cho chức năng giải mã. Mạch giải mã được ứng dụng chính trong ghép kênh dữ liệu, hiển thị led 7 đoạn, giải mã địa chỉ bộ nhớ. Hình dưới là sơ đồ khối của mạch giải mã

2.1 Giải mã 3 sang 8

Mạch giải mã 3 đường sang 8 đường bao gồm 3 ngõ vào tạo nên 8 tổ hợp trạng thái, ứng với mỗi tổ hợp trạng thái được áp vào sẽ có 1 ngõ ra được tác động.

Hình 2.1.6 Khối giải mã 3 sang 8

Bảng sự thật mạch giải mã 3 sang 8

Từ bảng sự thật ta có thể vẽ được sơ đồ mạch logic của mạch giải mã trên

Hình 2.1.7 Cấu trúc mạch giải mã 3 sang 8

Rút gọn hàm logic sử dụng mạch giải mã :

Nhiều hàm logic có ngõ ra là tổ hợp của nhiều ngõ vào có thể được xây dựng từ mạch giải mã kết hợp với một số cổng logic ở ngõ ra(mạch giải mã chính là 1 mạch tổ hợp nhiều cổng logic cỡ MSI). Mạch giải mã đặc biệt hiệu quả hơn so với việc sử dụng các cổng logic rời trong trường hợp có nhiều tổ hợp ngõ ra.

Ví dụ sau thực hiện mạch cộng 3 số X, Y, Z cho tổng là S và số nhớ là C thực hiện bằng mạch giải mã :

Giả sử mạch cộng thực hiện chức năng logic như bảng sau :

X	Y	Z	S	C
0 0 0 0 1 1 1 1	0 0 1 1 0 0 1 1	0 1 0 1 0 1 0 1	0 1 1 0 1 0 1 1	0 0 0 1 0 1 1 1

Từ bảng cho phép ta xác định được các tổ hợp logic ngõ vào để S rồi C ở mức cao

S(x, y, z) =

(1,2,4,7)

C(x, y, z) =

(3,5,6,7)

Như vậy sẽ cần 1 cổng OR để nối chung các tổ hợp logic thứ 1, 2, 4, 7 để đưa ra ngõ S

Tương tự ngõ ra C cũng cần 1 cổng OR với ngõ vào là tổ hợp logic thứ 2, 5, 6, 7

Vậy mạch giải mã thực hiện bảng logic trên sẽ được mắc như sau :

Hình 2.1.11 Ứng dụng mạch giải mã làm mạch cộng

2.2 Mạch giải mã BCD sang thập phân

Hình 2.1.3 diễn tả cho hoạt động của mạch mã hoá nếu phím 2 được nhấn, đường A2 sẽ có mức cao, mã số ra là 0010. Bây giờ ta có mã số áp ngõ vào giải mã là 0010 thì ngõ ra thứ 2 tương ứng sẽ được tác động (giả sử nối tới 1 đèn led thì sẽ làm nó sáng).

74LS42 là IC làm nhiệm vụ giải mã 4 đường sang 10 đường. Cấu tạo logic và bảng hoạt động của nó sẽ minh hoạ rõ hơn cho mạch giải mã này :

Hình 2.1.8 Kí hiệu khối của 74LS42

Hình 2.1.9 Cấu trúc mạch của 74LS42, giải mã 4 sang 10

Bảng sự thật của 74LS42

Để ý là vì có 4 ngõ vào nên sẽ có 16 trạng thái logic ngõ ra. Ở đây chỉ sử dụng 10 trạng thái logic đầu, 6 trạng thái sau không dùng. Với mạch giải mã 4 sang 16 thì sẽ tận dụng hết số trạng thái ra. Một điểm nữa là các ngõ ra của 7442 tác động ở mức thấp

Về nguyên tắc ta có thể mã hoá từ n đường sang m đường và ngược lại giải mã từ m đường sang n đường, chức năng giữa mã hoá và giải mã không rõ rệt lắm, chúng đều làm nhiệm vụ chuyển đổi từ mã này sang mã khác (những mạch ở trên đều nói đến mã hệ 2, thực ra còn nhiều loại mã khác). Cũng chỉ có một số chúng được tích hợp sẵn trong IC như 7441, 7442 là giải mã BCD sang thập phân, 7443 là giải mã thừa 3 sang thập phân, …

Nhiều mạch giải mã còn có thêm mạch chịu dòng hay thế cao hơn mạch logic TTL thông thường nên còn gọi là mạch giải mã thúc

Mạch sau minh hoạ cách kết hợp mạch đếm sẽ học ở chương sau với mạch giải mã để cung cấp các hoạt động định thời và định thứ tự, IC giải mã thúc 7445 được dùng vì tải là động cơ có áp lớn dòng lớn ngoài sức cung cấp của các IC giải mã thường

Hình 2.1.10 Ứng dụng 74LS45

Hình trên cho thấy, mạch đếm tạo ra 16 tổ hợp trạng thái cho mạch mã hoá. Phải 4 chu kì xung ck thì Q3 mới xuống thấp, cho phép động cơ được cấp nguồn; còn đèn được mở chỉ sau 8 chu kì xung ck. Thời gian mở của tải là 1 chu kì xung ck. Ta có thể điều chỉnh thời gian này từ mạch dao động tạo xung ck. Về nguyên tắc hoạt động của mạch đếm 74LS90 ta sẽ tìm hiểu ở chương sau.

2.3 Giải mã BCD sang led 7 đoạn

Một dạng mạch giải mã khác rất hay sử dụng trong hiển thị led 7 đoạn đó là mạch giải mã BCD sang led 7 đoạn. Mạch này phức tạp hơn nhiều so với mạch giải mã BCD sang thập phân đã nói ở phần trước bởi vì mạch khi này phải cho ra tổ hợp có nhiều ngõ ra lên cao xuống thấp hơn (tuỳ loại đèn led anode chung hay cathode chung) để làm các đoạn led cần thiết sáng tạo nên các số hay kí tự.

Led 7 đoạn

Trước hết hãy xem qua cấu trúc và loại đèn led 7 đoạn của một số đèn được cấu tạo bởi 7 đoạn led có chung anode (AC) hay cathode (KC); được sắp xếp hình số 8 vuông (như hình trên) ngoài ra còn có 1 led con được đặt làm dấu phẩy thập phân cho số hiện thị; nó được điều khiển riêng biệt không qua mạch giải mã. Các chân ra của led được sắp xếp thành 2 hàng chân ở giữa mỗi hàng chân là A chung hay K chung. Thứ tự sắp xếp cho 2 loại như trình bày ở dưới đây.

Hình 2.1.12 Cấu trúc và chân ra của 1 dạng led 7 đoạn


Hình 2.1.13 Led 7 đoạn loại anode chung và cathod chung cùng với mạch thúc giải mã

Để đèn led hiển thị 1 số nào thì các thanh led tương ứng phải sáng lên, do đó, các thanh led đều phải được phân cực bởi các điện trở khoảng 180 đến 390 ohm với nguồn cấp chuẩn thường là 5V. IC giải mã sẽ có nhiệm vụ nối các chân a, b,.. g của led xuống mass hay lên nguồn (tuỳ A chung hay K chung)

Khảo sát 74LS47

Với mạch giải mã ở trên ta có thể dùng 74LS47. Đây là IC giải mã đồng thời thúc trực tiếp led 7 đoạn loại Anode chung luôn vì nó có các ngõ ra cực thu để hở và khả năng nhận dòng đủ lớn. Sơ đồ chân của IC như sau :

Hình 2.1.15 Kí hiệu khối và chân ra 74LS47

Trong đó

A, B, C, D là các ngõ vào mã BCD
RBI là ngõ vào xoá dợn sóng
LT là ngõ thử đèn
BI/RBO là ngõ vào xoá hay ngõ ra xoá rợn
a tới g là các ngõ ra (cực thu để hở)

Hình 2.1.16 Cấu trúc bên trong của 74LS47 và dạng số hiển thị

Hoạt động của IC được tóm tắt theo bảng dưới đây

Nhận thấy các ngõ ra mạch giải mã tác động ở mức thấp (0) thì led tương ứng sáng
Ngoài 10 số từ 0 đến 9 được giải mã, mạch cũng còn giải mã được 6 trạng thái khác, ở đây không dùng đến (ghi chú 2)
Để hoạt động giải mã xảy ra bình thường thì chân LT và BI/RBO phải ở mức cao
Muốn thử đèn led để các led đều sáng hết thì kéo chân LT xuống thấp (ghi chú 5)
Muốn xoá các số (tắt hết led) thì kéo chân BI xuống thấp (ghi chú 3)

Khi cần giải mã nhiều led 7 đoạn ta cũng có thể ghép nhiều tầng IC, muốn xoá số 0 vô nghĩa ở trước thì nối chân RBI của tầng đầu xuống thấp, khi này chân ra RBO cũng xuống thấp và được nối tới tầng sau nếu muốn xoá tiếp số 0 vô nghĩa của tầng đó (ghi chú 4). Riêng tầng cuối cũng thì RBI để trống hay để mức cao để vẫn hiển thị số 0 cuối cùng

Ví dụ : Hãy xem một ứng dụng của mạch giải mã led 7 đoạn :

Hình 2.1.14 Ứng dụng mạch giải mã 74LS47

Mạch dao động tạo ra xung kích cho mạch đếm, ta có thể điều chỉnh chu kì xung để mạch đếm nhanh hay chậm
Mạch đếm tạo ra mã số đếm BCD một cách tự động đưa tới mạch giải mã có thể là cho đếm lên hay đếm xuống
Mạch giải mã sẽ giải mã BCD sang led 7 đoạn để hiển thị số đếm thập phân

Bây giờ ta có thể thay mạch dao động bằng 1 bộ cảm biến chẳng hạn dùng bộ thu phát led đặt ở cửa vào nếu mỗi lần có 1 người vào thì bộ cảm biến sẽ tạo 1 xung kích kích cho mạch đếm. Lưu ý rằng IC 7490 là IC đếm chia 10 không đồng bộ mà ta sẽ học ở chương sau

Như vậy với ứng dụng này ta đã có hệ thống đếm số người vào cổng cũng có thể đếm sản phẩm qua băng truyền,… tất nhiên chỉ hạn chế ở số người vào nhiều nhất là 9.

Khi này hình trên được trình bày ở dạng mạch cụ thể như sau :

Hình 2.1.17 Minh hoạ ứng dụng 74LS47 trong mạch hiển thị led 7 đoạn

Ta cũng có thể dùng nhiều IC giải mã thúc 74LS47 để giải mã thúc nhiều led 7 đoạn.Về cấu trúc logic và các thông số của IC, có thể xem thêm trong phần datasheet.

Những IC giải mã thúc led 7 đoạn khác

Ngoài 74LS47 ra còn có một số IC cũng làm chức năng giải mã thúc led 7 đoạn được kể ra ở đây :

Một số IC còn có khả năng tổng hợp mạch đếm, chốt và giả mã thúc trong cùng 1 vỏ như 74142, 74143, 74144 thậm chỉ bao gồm cả led trong đó như HP5082, TIL308.

IC giải mã thúc loại CMOS

Họ CMOS cũng có các IC giải mã thúc led 7 đoạn tương ứng, ở đây giới thiệu qua về4511

4511 có khả năng thúc, giải mã và chốt dữ liệu cùng 1 lúc. Các ngõ ra như đã thấy ở trên đều tác động mức cao nên 4511 dùng cho giải mã led 7 đoạn loại K chung. Các chân BI, LT cũng có chức năng tương tự như bên 74LS47. Đặc biệt chân LE cho phép chốt dữ liệu lại khi nó ở cao. Vì cấu trúc có sẵn mạch thúc 8421 trong nó nên 4511 còn có thể thức trực tiếp thúc hay thúc được tải lớn hơn như đèn khí nóng sáng, tinh thể lỏng, huỳnh quang chân không

Hình 2.1.18 Kí hiệu khối và chân ra của 4511

… Những ứng dụng chính của nó là mạch thúc hiển thị trong các bộ đếm, đồng hồ DVM…, thúc hiển thị tính toán máy tính, thúc giải mã trong các bộ định thời, đồng hồ khác nhau

Bảng hoạt động của 4511 như dưới đây, chi tiết về nó bạn có thể xem trong phần datasheet.

Phạm Văn Ngọc Anh- 01644326695

Phạm Minh Nhật - 01649679474

Đọc Thêm »

Bài 2: Mạch đa hợp và giải đa hợp

Kho vật Liệu 10:57:00 Điện Tử Cơ Bản , Mạch tổ hợp MSI , Tài liệu Điện Tử

Làm sao để 8 người ở 1 đầu nói và nghe được 8 người ở đầu bên kia cùng một lúc?. Ta không thể dùng 8 đường dây để kết nối cho 8 đường tín hiệu được vì tốn kém, bị nhiễu giữa các đường dây hay suy giảm tín hiệu trên đường dây đặc biệt khi khoảng cách truyền xa lên hay có nhiều hơn số đường cần truyền (16, 32, 100,…). Có 1 cách là ghép các đường tín hiệu lại với nhau để giảm bớt số đường truyền và rõ ràng bên nhận được cũng phải tách đường nhận được trở lại 8 đường tín hiệu ban đầu nhưng để không lẫn lộn giữa các đường tín hiệu ghép lại thì cần phải đặt cho mỗi đường một mã riêng. Mạch điện tử thực hiện chức năng ghép nhiều đường lại với nhau được gọi là mạch dồn kênh còn mạch điện tử sẽ tách đường nhận được ra nhiều đường tín hiệu ban đầu được gọi là mạch tách kênh. Mạch dồn kênh và tách kênh ngày nay được sử dụng rất rộng rãi trong nhiều lĩnh vực hiện đại liên quan trực tiếp tới điện tử như ghép tách kênh điện thoại, kênh truyền hình, truyền dữ liệu nối tiếp, mạng truyền internet,… Với tần số hoạt động được của các IC mạch số hàng Mhz trở lên nên cho phép ghép truyền được rất nhiều đường tín hiệu và dữ liệu đi coi như là đồng thời. Phần này ta sẽ tìm hiểu về các mạch dồn kênh, tách kênh dùng IC số và những ứng dụng liên quan.

Mạch dồn kênh là gì?

Mạch dồn kênh hay còn gọi là mạch ghép kênh, đa hợp (Multiplexer-MUX) là 1 dạng mạch tổ hợp cho phép chọn 1 trong nhiều đường ngõ vào song song (các kênh vào) để đưa tới 1 ngõ ra (gọi là kênh truyền nối tiếp). Việc chọn đường nào trong các đường ngõ vào do các ngõ chọn quyết định. Ta thấy MUX hoạt động như 1 công tắc nhiều vị trí được điều khiển bởi mã số. Mã số này là dạng số nhị phân, tuỳ tổ hợp số nhị phân này mà ở bất kì thời điểm nào chỉ có 1 ngõ vào được chọn và cho phép đưa tới ngõ ra.

Các mạch dồn kênh thường gặp là 2 sang 1, 4 sang 1, 8 sang 1, …Nói chung là từ2ⁿ sang 1. Mục dưới sẽ nói đến mạch dồn kênh 4 sang 1

1.1 Mạch dồn kênh 4 sang 1

Hình 2.2.1 Mạch dồn kênh 4 sang 1 và bảng hoạt động

Mạch trên có 2 ngõ điều khiển chọn là S0 và S1 nên chúng tạo ra 4 trạng thái logic. Mỗi một trạng thái tại một thời điểm sẽ cho phép 1 ngõ vào I nào đó qua để truyền tới ngõ ra Y. Như vậy tổng quát nếu có 2ⁿ ngõ vào song song thì phải cần n ngõ điều khiển chọn.

Cũng nói thêm rằng, ngoài những ngõ như ở trên, mạch thường còn có thêm ngõ G : được gọi là ngõ vào cho phép (enable) hay xung đánh dấu (strobe). Mạch tổ hợp có thể có 1 hay nhiều ngõ vào cho phép và nó có thể tác động mức cao hay mức thấp. Như mạch dồn kênh ở trên, nếu có thêm 1 ngõ cho phép G tác động ở mức thấp, tức là chỉ khi G = 0 thì hoạt động dồn kênh mới diễn ra còn khi G = 1 thì bất chấp các ngõ vào song song và các ngõ chọn, ngõ ra vẫn giữ cố định mức thấp (có thể mức cao tuỳ dạng mạch)

Như vậy khi G = 0

S1S0 = 00, dữ liệu ở I0 sẽ đưa ra ở Y

S1S0 = 01, dữ liệu ở I1 sẽ đưa ra ở Y

S1S0 = 10, dữ liệu ở I2 sẽ đưa ra ở Y

S1S0 = 11, dữ liệu ở I3 sẽ đưa ra ở Y

do đó biểu thức logic của mạch khi có thêm ngõ G là

Y =G.S₁S₀I₀ + G.S₁SI₁ + G.S₁S₀I₂ + G.S₁S₀I₃

Ta có thể kiểm chứng lại biểu thức trên bằng cách : từ bảng trạng thái ở trên, viết biểu thức logic rồi rút gọn (có thể dùng phương pháp rút gọn dùng bìa Kạc nô.

Và sau đó bạn có thể xây dựng mạch dồn kênh trên bằng các cổng logic. Cấu tạo logíc của mạch như sau : (lưu ý là trên hình không xét đến chân cho phép G)

Nhận thấy rằng tổ hợp 4 cổng NOT để đưa 2 đường điều khiển chọn S0, S1 vào các cồng AND chính là 1 mạch mã hoá 2 sang 4, các ngõ ra mạch mã hoá như là xung mở cổng AND cho 1 trong các đường I ra ngoài. Vậy mạch trên cũng có thể vẽ lại như sau :

Hình 2.2.2 Cấu trúc mạch dồn kênh 4 sang 1

Hình 2.2.3 Dồn kênh 4 sang 1 từ giải mã 2 sang 4

1.2 Một số IC dồn kênh hay dùng

Hình 2.2.4 Kí hiệu khối của một số IC dồn kênh hay dùng

74LS151 có 8 ngõ vào dữ liệu, 1 ngõ vào cho phép G tác động ở mức thấp, 3 ngõ vào chọn C B A, ngõ ra Y còn có ngõ đảo của nó : Y. Khi G ở mức thấp nó cho phép hoạt động ghép kênh mã chọn CBA sẽ quyết định 1 trong 8 đường dữ liệu được đưa ra ngõ Y. Ngược lại khi G ở mức cao, mạch không được phép nên Y = 0 bất chấp các ngõ chọn và ngõ vào dữ liệu.

74LS153 gồm 2 bộ ghép kênh 4:1 có 2 ngõ vào chọn chung BA mỗi bộ có ngõ cho phép riêng, ngõ vào và ngõ ra riêng. Tương tự chỉ khi G ở mức 0 ngõ Y mới giống 1 trong các ngõ vào tuỳ mã chọn.

74LS157 gồm 4 bộ ghép kênh 2:1 có chung ngõ vào cho phép G tác động ở mức thấp, chung ngõ chọn A. Ngõ vào dữ liệu 1I0, 1I1 có ngõ ra tương ứng là 1Y, ngõ vào dữ liệu 2I0, 2I1 có ngõ ra tương ứng là 2Y, … Khi G ở thấp và A ở thấp sẽ cho dữ liệu vào ở ngõ nI0 ra ở nY (n = 1,2,3,4) còn khi A ở cao sẽ cho dữ liệu vào ở nI1 ra ở nY. Khi = 1 thì Y = 0

Chẳng hạn với 74LS153, kí hiệu khối, chân ra, bảng trạng thái và cấu tạo logic được minh hoạ ở những hình dưới, với những IC khác cũng tương tự, bạn có thể tìm thấy trong tờ dữ liệu ở phần phụ lục

Hình 2.2.5 Kí hiệu khối và chân ra của 74LS153

Bảng sự thật của 74LS53

Hình 2.2.6 Cấu tạo bên trong của 74LS153

1.3 Ứng dụng

a) Mở rộng kênh ghép

Các mạch ghép kênh ít ngõ vào có thể được kết hợp với nhau để tạo mạch ghép kênh nhiều ngõ vào. Ví dụ để tạo mạch ghép kênh 16:1 ta có thể dùng IC 74LS150 hoặc các IC tương tự, nhưng có 1 cách khác là ghép 2 IC 74LS151

Sơ đồ ghép như sau :

Hình 2.2.7 Hai cách mở rộng kênh ghép 16 sang 1 từ IC74LS151

(74LS151 là IC dồn kênh 8 sang 1)

b) Chuyển đổi song song sang nối tiếp :

Các dữ liệu nhị phân nhiều bit, chẳng hạn mã ASCII, word,... thường được xử lí song song, tứ là tất cả chúng được làm 1 lúc. Trong máy tính, dữ liệu được di chuyển từ nơi này đến nơi khác cùng 1 lúc trên các đường dẫn điện song song gọi là các bus. Khi dữ liệu được truyền đi qua khoảng cách dài chẳng hạn hàng chục mét thì cách truyền song song không còn thích hợp vì tốn nhiều đường dây, rồi nhiễu, .... Lúc này mạch dồn kênh có thể dùng như mạch chuyển đổi song song sang nối tiếp tương tự như mạch ghi dịch mà ta đã xét ở phần trước.

Cách nối

Hình 2.2.8 Chuyển đổi dữ liệu truyền từ song song sang nối tiếp

Mạch ở hình trên cho phép truyền dữ liệu 16 bit trên đường truyền nối tiếp thông qua IC dồn kênh 74LS150. Tất nhiên cần 1 mạch đếm để tạo mã số nhị phân 4 bit cho 4 ngõ chọn của mạch dồn kênh (chẳng hạn 74LS93). Mạch đếm hoạt động khiến mã chọn thay đổi từ 0000 rồi 0001, rồi đến 1111 và lại vòng trở lại 0000 đếm lên tiếp khiến dữ liệu vào song song được chuyển đổi liên tiếp sang nối tiếp. Cũng cần phải có một mạch dao động để tạo xung kích cho mạch đếm, nếu tần số dao động tạo xung kích cho mạch đếm rất lớn thì dữ liệu được luân chuyển nhanh, và với tốc độ lớn như vậy với cảm nhận của con người thì dữ liệu dường như được truyền đồng thời. Nguyên lí này được áp dụng cho ghép kênh điện thoại và nhiều ứng dụng khtransistor

c) Dùng dồn kênh để thiết kế tổ hợp :

Các mạch dồn kênh với hoạt động logic như đã xét ở trước ngoài cách dùng để ghép nhiều đường ngõ vào còn có thể dùng để thiết kế mạch tổ hợp đôi khi rất dễ dàng vì :

    Không cần phải đơn giản biểu thức nhiều

    Thường dùng ít IC

    Dễ thiết kế

Bài toán thiết kế mạch tổ hợp như bảng dưới đây cho thấy rõ hơn điều này

Ví dụ : Thiết kế mạch tổ hợp thoả bảng sự thật sau

Từ bảng sự thật ta có biểu thức logic là :

Y=ABC+ABC+ABC+ABC

Đây là biễu thức thuộc dạng tổng của các tích. Như cách thiết kế ở trước ta sẽ sử dụng các cổng logic gồm 3 cổng NOT, 4 cổng NAND, 1 cổng OR, còn nếu chuyển sang dùng toàn cổng NAND không thì phải cần tới 3 cổng NAND 2 ngõ vào, 4 cổng NAND 3 ngõ vào và 1 cổng NAND 4 ngõ vào chưa kể là phải đơn giản biểu thức nếu có thể trước khi thực hiện.

Bây giờ ta sẽ sử dụng IC dồn kênh 8 sang 1. 3 ngõ vào A, B, C sẽ được nối tới 3 ngõ chọn của IC, căn cứ vào thứ tự tổ hợp trong bảng nếu Y là 0 thì sẽ phải nối ngõ vào ghép kênh tương ứng xuống mass, còn nếu Y là 1 thì nối ngõ vào ghép kênh tương ứng lên nguồn (có thể qua R giá trị 1K). Hình 2.2.9 sẽ minh hoạ cho cách nối trên và nếu bạn kiểm tra lại sẽ thấy mạch hoàn toàn thoả điều kiện đề ra của bài toán.

Hình 2.2.9 Thiết kế tổ hợp dùng mạch dồn kênh

MẠCH TÁCH KÊNH

Mạch tách kênh là gì?

Bộ chuyển mạch phân kênh hay còn gọi là tách kênh, giải đa hợp (demultiplexer) có chức năng ngược lại với mạch dồn kênh tức là : tách kênh truyền thành 1 trong các kênh dữ liệu song song tuỳ vào mã chọn ngõ vào. Có thể xem mạch tách kênh giống như 1 công tắc cơ khí được điều khiển chuyển mạch bởi mã số. Tuỳ theo mã số được áp vào ngõ chọn mà dữ liệu từ 1 đường sẽ được đưa ra đường nào trong số các đường song song.

Các mạch tách kênh thường gặp là 1 sang 2, 1 sang 4, 1 sang 8, ...Nói chung từ 1 đường có thể đưa ra 2ⁿ đường, và số đường để chọn sẽ phải là n. Mục dưới sẽ nói đến mạch tách kênh 1 sang 4

2.1 Mạch tách kênh 1 sang 4

Hình 2.2.9 Mạch tách kênh 1 sang 4

Mạch tách kênh từ 1 đường sang 4 đường nên số ngõ chọn phải là 2

Khi ngõ cho phép G ở mức 1 thì nó cấm không cho phép dữ liệu vào được truyền ra ở bất kì ngõ nào nên tất cả các ngõ ra đều ở mức 0

Như vậy khi G = 0 BA = 00 dữ liệu S được đưa ra ngõ Y0, nếu S = 0 thì Y0 cũng bằng 0 và nếu S = 1 thì Y0 cũng bằng 1,tức là S được đưa tới Y0; các ngõ khác không đổi

Tương tự với các tổ hợp BA khác thì lần lượt ra ở S sẽ là Y1, Y2, Y3

Biểu thức logic của các ngõ ra sẽ là :

Y0 = G.B.A.S

Y1 = G.B.A.S

Y2 = G.B.A.S

Y3 = G.B.A.S

Từ đây có thể dùng cổng logic để thiết kế mạch tách kênh

Hình 2.2.10 Cấu trúc của mạch tách kênh 1 sang 4

Ví dụ : Khảo sát IC 74LS155

Hình 2.2.12 Kí hiệu khối và chân ra của 74LS155

Trong cấu trúc của nó gồm 2 bộ tách kênh 1 sang 4, chúng có 2 ngõ chọn A0A1 chung, ngõ cho phép cũng có thể chung khi nối chân 2 nối với chân 15). Một lưu ý khác là bộ tách kênh đầu có ngõ ra đảo so với ngõ vào (dữ liệu vào chân 1 không đảo) còn bộ tách kênh thứ 2 thì ngõ vào và ngõ ra như nhau khi được tác động ( dữ liệu vào chân 14 đảo).

Cấu trúc logic của mạch không khác gì so với mạch đã xét ở trên ngoài trừ mạch có thêm ngõ cho phép

Bảng sự thật của 74LS155

Mạch tách kênh hoạt động như mạch giải mã

Nhiều mạch tách kênh còn có chức năng như 1 mạch giải mã. Thật vậy,vào dữ liệu S không được dùng như 1 ngõ vào dữ liệu nối tiếp mà lại dùng như ngõ vào cho phép còn các ngõ vào chọn CBA khi này lại được dùng như các ngõ vào dữ liệu và các ngõ ra vẫn giữ nguyên chức năng thì mạch đa hợp lại hoạt động như 1 mạch giải mã.

Tuỳ thuộc mã dữ liệu áp vào ngõ C B A mà một trong các ngõ ra sẽ lên cao hay xuống thấp tuỳ cấu trúc mạch. Như vậy mạch tách kênh 1:4 như ở trên đã trở thành mạch giải mã 2 sang 4 . Thực tế ngoài ngõ S khi này trở thành ngõ cho phép giải mã, mạch trên sẽ phải cần một số ngõ điều khiển khác để cho phép mạch hoạt động giải mã hay tách kênh; còn cấu tạo logic của chúng hoàn toàn tương thích nhau. Hình sau cho phép dùng mạch tách kênh 1 sang 4 để giải mã 2 sang 4

Hình 2.2.13 Mạch tách kênh hoạt động như mạch giải mã

Tương tự ta cũng có các loại mạch khác như vừa tách kênh 1:8 vừa giải mã 3:8, tách kênh 1:16/giải mã 4:16…

2.2 Một số IC giải mã tách kênh hay dùng

Khảo sát IC tách kênh/giải mã tiêu biểu 74LS138

74LS138 là IC MSI giải mã 3 đường sang 8 đường hay tách kênh 1 đường sang 8 đường thường dùng và có hoạt động logic tiêu biểu, nó còn thường được dùng như mạch giải mã địa chỉ trong các mạch điều khiển và trong máy tính.
Sơ đồ chân và kí hiệu logic như hình dưới đây :

Hình 2.2.14 Kí hiệu khối và chân ra của 74LS138
Trong đó
- A0, A1, A2 là 3 đường địa chỉ ngõ vào
- E1, E2 là các ngõ vào cho phép (tác động mức thấp)
- E3 là ngõ vào cho phép tác động mức cao
- O0 đến O7 là 8 ngõ ra (tác động ở mức thấp )
Hình 2.2.15 Cấu trúc bên trong 74LS138
Hoạt động giải mã như sau :

Đưa dữ liệu nhị phân 3bit vào ở C, B, A(LSB), lấy dữ liệu ra ở các ngõ O0 đến O7; ngõ cho phép E2 và E3 đặt mức thấp, ngõ cho phép E1 đặt ở mức cao. Chẳng hạn khi CBA là 001 thì ngõ O1 xuống thấp còn các ngõ ra khác đều ở cao.
Hoạt động tách kênh :

Dữ liệu vào nối tiếp vào ngõ E2, hay E3 (với ngõ còn lại đặt ở thấp). Đặt G = 1 để cho phép tách kênh. Như vậy dữ liệu ra song song vẫn lấy ra ở các ngõ O0 đến O7. Chẳng hạn nếu mã chọn là 001thì dữ liệu nối tiếp S sẽ ra ở ngõ O1 và không bị đảo.
Mở rộng đường giải mã : 74LS138 dùng thêm 1 cổng đảo còn cho phép giải mã địa chỉ từ 5 sang 32 đường (đủ dùng trong giải mã địa chỉ của máy vi tính). Hình ghép nối như sau :

Hình 2.2.16 Ghép 4 IC 74LS138 để có mạch giải mã 5 đường sang 32 đường

Các IC giải mã tách kênh khác :

Ngoài 74LS155 và 74LS138 được nói đến ở trên ra còn một số IC cũng có chức năng giải mã/tách kênh được kể ra ở đây là
74139/LS139 gồm 2 bộ giải mã 2 sang 4 hay 2 bộ tách kênh 1 sang 4, chúng có ngõ cho phép (tác động mức thấp) và ngõ chọn riêng
74154/LS154 bộ giải mã 4 sang 16 đường hay tách kênh 1 sang 16 đường
74159/LS159 giống như 74154 nhưng có ngõ ra cực thu để hở
74155/LS155 như đã khảo sát ở trên : gồm 2 bộ giải mã 2 sang 4 hay 2 bộ tách kênh 1 sang 4. Đặc biệt 74155 còn có thể hoạt động như 1 bộ giải mã 3 sang 8 hay tách kênh 1 sang 8 khi nối chung ngõ cho phép với ngõ vào dữ liệu nối tiếp và nối chung 2 ngõ chọn lại với nhau.
74156/LS156 giống như 74155 nhưng có ngõ ra cực thu để hở.
Công nghệ CMOS cũng có các IC giải mã/tách kênh tương ứng như bên TTL chẳng hạn có 74HC/HCT138,...Hơn thế nữa nhiều IC họ CMOS còn cho phép truyền cả dữ liệu số lẫn dữ liệu tương tự. Một số IC được kể ra ở đây là
74HC/HCT4051 dồn/tách kênh tương tự số 1 sang 8 và ngược lại
74HC/HCT4052 dồn/tách kênh tương tự số 1 sang 4 và ngược lại
74HC/HCT4053 dồn/tách kênh tương tự số 1 sang 2 và ngược lại

Khảo sát IC 4051

Khi dồn kênh dữ liệu vào chân COM OUT/IN, ra ở 3 kênh CHANNEL I/O từ 0 đến 7.
Ngược lại, khi tách kênh thì dữ liệu song song vào các chân CHANNEL I/O 0 đến 7 và ra ở chân COM OUT/IN;
3 ngõ chọn là A, B, C.
Chân INH (inhibit) cho phép dữ liệu được phép truyền ra.

Hoạt động của IC được tóm tắt như bảng sau :

Hình 2.2.17 Chân ra 4051

Hình 2.2.17 Chân ra 4051

Cấu trúc logic mạch khá phức tạp như hình dưới đây

Hình 2.2.18 Cấu trúc mạch của 4051

Phạm Văn Ngọc Anh- 01644326695

Phạm Minh Nhật - 01649679474

Nguồn huongnghiepviet.com